详细硬件组成和结构
1、实验系统采用CPU核心板和实验模块底板分离设计，全部系统总线通过2排50针插座和实验电路主板隔离设计，确保CPU系统安全可靠，同时CPU系统板上加保护罩。

2、A80486DX核心板组成

2.1CPU基于A80486DX设计。

2.2系统主控芯片采用CPLD器件EPM7128S设计。

2.3系统监控采用256KFlashMemoryW29C020设计。

2.4用户程序和数据存储器采用128KSRAMUT621024设计。

2.5两种与PC系统通信方式：①用CH395设计的标准USB通信；②用CH395SL设计的以太网通信。

2.6设计有新型串行通信接口16C2550B和RS232收发器SP232EEN及其DB9接口。

2.7总线插座提供32位数据总线、20位地址总线（可扩展为32位地址总线），数据总线支持8/16/32位存储器与I/O操作。